컴퓨터 구조의 설계와 구현

 

2-1 컴퓨터 구조의 설계와 구현(1)

-컴퓨터 하드웨어의 구성

           중앙처리장치 - cpu

           주기억장치 - Memory(Ram/Rom)

           보조기억장치-Storage

           입출력장치- I/o Devise

                     

 

-중앙처리장치(CPU)

           제어장치-명령어를 해석하여 그 실행에 필요한 제어 신호를 발생시킴

           ALU- 산술 및 논리 연산 등을 수행

          레지스터- 연산의 대상 및 연산 결과 등을 저장

-명령어 집합 구조

           ISA(Instruction Set Architecture) = 마이크로프로세서가 인식해서 기능을 이해하                                                                      실행할 수 있는 명령어들의 집합

           -다음과 같은 것들을 정의                     

                      중앙처리장치가 표현할 수 있는 자료형

                      중앙처리장치에 명령할 수 있는 기계어 명령어들의 종류

                      중소지정법(addressing modes)

           -기계어 명령어는 사람이 알아보기 불편하므로 주로 어셈블리로 표현

           -같은 ISA를 가지는 컴퓨터에는 같은 프로그램을 실행할 수 있음.

 

-마이크로아키텍처

           명령어 집합 구조를 물리적으로 구현한 것

           같은 ISA를 서로 다른 microarchitecture로 구현하기도 함

          

-명령어의 기능 및 종류

           산술 및 논리 연산 명령 

                      =ADD, SUB, MUL, DIV,

                      =AND, OR, NOT

           데이터 전송 명령

           레지스터/메모리/입출력장치 사이에 데이터 전송

           실행 제어 명령

                      =프로그램의 실행을 순차에서 벗어나 다른 곳으로 옮김

                      =프랜치 점프

           기타

                      인터럽트 제어, 명령어 실행 권한을 변경

 

-CISC vs RISC

           CISC(Complex Instruction Set Computing)

                      여러 동작을 한꺼번에 할 수 있는 여러 가지의 명령어들을 제공

                      명령어들의 형식과 길이가 다양하고, 주소 지정 방식도 다양함

                      주로 마이크로프로그램 제어 방식의 프로세서로 구성

           RISC(Reduced Instruction Set Compution)

                      고정된 길이의 최소 종류의 명령어들을 제공

                      주소 지정 방식 최소화, Load/Store 방식의 메모리 접근

                      한 클록 사이클에 하나의 명령을 실행할 수 있도록 설계

2-3. 컴퓨터 구조의 설계와 구현(3)

-모든 명령어들의 실행을 동일한 단계들로 나누고

-한 클록 사이클에 한 단계씩 진행하도록 하여

-동시에 여러 명령어들의 서로 다른 단계를 실행  

           Instruction Fetch

           Instruction Decode

           Execute

           MEmory access

           Write Back

       

-기억장치의 구성

-메모리 주소공간 

           메모리 내의 매 바이트마다 독립된 주소를 부여하는 것이 일반적인 컴퓨터 메모리 조직